КСЦВУ9П-2ФЛГА2104И – интегрисана кола, уграђена, ФПГА (Фиелд Программабле Гате Арраи)

Принцип рада:
ФПГА користе концепт као што је низ логичких ћелија (ЛЦА), који се интерно састоји од три дела: конфигурабилног логичког блока (ЦЛБ), улазно-излазног блока (ИОБ) и интерне везе.Фиелд Программабле Гате Арраис (ФПГАс) су програмабилни уређаји са различитом архитектуром од традиционалних логичких кола и низова капија као што су ПАЛ, ГАЛ и ЦПЛД уређаји.Логика ФПГА се имплементира учитавањем унутрашњих статичких меморијских ћелија програмираним подацима, вредности које се чувају у меморијским ћелијама одређују логичку функцију логичких ћелија и начин на који су модули повезани једни са другима или са И/ О.Вредности ускладиштене у меморијским ћелијама одређују логичку функцију логичких ћелија и начин на који су модули повезани једни са другима или са И/О, а на крају и функције које се могу имплементирати у ФПГА, што омогућава неограничено програмирање .

Дизајн чипа:
У поређењу са другим типовима дизајна чипова, обично је потребан виши праг и ригорознији основни ток дизајна у вези са ФПГА чиповима.Конкретно, дизајн треба да буде блиско повезан са ФПГА шемом, што омогућава већи обим специјалног дизајна чипа.Коришћењем Матлаб-а и специјалних алгоритама за дизајн у Ц-у, требало би да буде могуће постићи глатку трансформацију у свим правцима и на тај начин обезбедити да је у складу са тренутним размишљањем о дизајну чипова.Ако је то случај, онда је обично неопходно фокусирати се на уредну интеграцију компоненти и одговарајућег дизајнерског језика како би се обезбедио употребљив и читљив дизајн чипа.Употреба ФПГА омогућава отклањање грешака на плочи, симулацију кода и друге повезане операције дизајна како би се осигурало да је тренутни код написан на неки начин и да решење за дизајн испуњава специфичне захтеве дизајна.Поред тога, алгоритми дизајна треба да буду приоритетни како би се оптимизовао дизајн пројекта и ефикасност рада чипа.Као дизајнер, први корак је изградња специфичног алгоритмског модула на који је повезан код чипа.То је зато што унапред дизајнирани код помаже да се обезбеди поузданост алгоритма и значајно оптимизује целокупни дизајн чипа.Са потпуном отклањањем грешака на плочи и тестирањем симулације, требало би да буде могуће смањити време циклуса утрошеног на пројектовање целог чипа на извору и оптимизовати укупну структуру постојећег хардвера.Овај нови модел дизајна производа се често користи, на пример, када се развијају нестандардни хардверски интерфејси.

Главни изазов у ​​дизајну ФПГА је упознавање са хардверским системом и његовим интерним ресурсима, како би се осигурало да језик дизајна омогућава ефективну координацију компоненти и да побољша читљивост и коришћење програма.Ово такође поставља високе захтеве пред дизајнера, који треба да стекне искуство у више пројеката да би испунио захтеве.

 Дизајн алгоритма треба да се фокусира на разумност да би се обезбедио коначни завршетак пројекта, да се предложи решење проблема на основу стварног стања пројекта и да се побољша ефикасност рада ФПГА.Након одређивања алгоритма треба бити разумно изградити модул, како би се касније олакшао дизајн кода.Унапред дизајнирани код се може користити у дизајну кода како би се побољшала ефикасност и поузданост.За разлику од АСИЦ-а, ФПГА имају краћи развојни циклус и могу се комбиновати са захтевима дизајна како би се променила структура хардвера, што може помоћи компанијама да брзо лансирају нове производе и задовоље потребе развоја нестандардног интерфејса када комуникациони протоколи нису зрели.