(Електронске компоненте) 5В927ПГГИ8

Кратак опис:

Детаљи о производу

Ознаке производа

Атрибути производа

ТИП	ОПИС
Категорија	интегрисана кола (ИЦ) Сат/Тајминг Генератори такта, ПЛЛ, синтисајзери фреквенције
Произ	Ренесас Елецтроницс Америца Инц
Сериес	-
Пакет	трака и колут (ТР)
Статус производа	Застарело
Тип	Цлоцк Генератор
ПЛЛ	Да са обилазницом
Улазни	ЛВТТЛ, кристал
Излаз	ЛВТТЛ
Број кола	1
Однос – Улаз:Излаз	2:4
Диференцијал – Улаз:Излаз	Не/Не
Фреквенција – Макс	160МХз
Делитељ/Множитељ	Да не
Напон – напајање	3В ~ 3,6В
Радна температура	-40°Ц ~ 85°Ц
Тип монтаже	Сурфаце Моунт
Пакет / Цасе	16-ТССОП (0,173″, ширина 4,40 мм)
Пакет уређаја добављача	16-ТССОП
Основни број производа	ИДТ5В927

Документи и медији

ВРСТА РЕСУРСА	ЛИНК
Табеле са подацима	ИДТ5В927
ПЦН застарелост/ ЕОЛ	Ревизија 23/дец/2013 Више уређаја 28.10.2013
ХТМЛ лист са подацима	ИДТ5В927

Класификације за животну средину и извоз

АТТРИБУТЕ	ОПИС
Ниво осетљивости на влагу (МСЛ)	1 (неограничено)
РЕАЦХ статус	РЕАЦХ Не утиче
ЕЦЦН	ЕАР99
ХТСУС	8542.39.0001

Додатна средства

АТТРИБУТЕ	ОПИС
Друга имена	5В927ПГГИ8
Стандард Пацкаге	4.000

детаљи о производу
24-БИТНИ ДИГИТАЛНИ СИГНАЛНИ ПРОЦЕСОР

Моторола ДСП56307, члан породице ДСП56300 програмабилних дигиталних процесора сигнала (ДСП), подржава апликације бежичне инфраструктуре са општим операцијама филтрирања.Копроцесор са побољшаним филтером на чипу (ЕФЦОП) обрађује алгоритме филтера паралелно са радом језгра, чиме се повећавају укупне перформансе и ефикасност ДСП-а.Као и остали чланови породице, ДСП56307 користи машину високих перформанси, са једним тактом и циклусом по инструкцији (код компатибилан са популарном породицом језгра компаније Моторола ДСП56000), мењач барела, 24-битно адресирање, кеш инструкција и контролер директног приступа меморији, као на слици 1. ДСП56307 нуди перформансе од 100 милиона инструкција (МИПС) у секунди користећи интерни такт од 100 МХз са језгром од 2,5 волта и независном улазно/излазном снагом од 3,3 волта.

Преглед
Користећи АСМБЛ (Адванцед Силицон Модулар Блоцк) архитектуру засновану на колонама друге генерације, КСЦ5ВЛКС330Т-3ФФГ1738И садржи пет различитих платформи (подфамилија), највећи избор у понуди било које породице ФПГА.Свака платформа садржи другачији однос функција за задовољавање потреба широког спектра напредних логичких дизајна.Поред најнапредније логичке структуре високих перформанси, КСЦ5ВЛКС330Т-3ФФГ1738И ФПГА садрже много блокова на нивоу хард-ИП система, укључујући моћне 36-Кбит блок РАМ/ФИФО, другу генерацију 25 к 18 ДСП резова, Селецт ИО технологију са уграђеним у дигитално контролисаној импеданси, Цхип Синц изворно-синхрони интерфејс блокови, функционалност монитора система,

КАРАКТЕРИСТИКЕ
ДСП56300 језгро високих перформанси
● 100 милиона инструкција у секунди (МИПС) са тактом од 100 МХз на 2,5 В језгру и 3,3 ВИ/О
● Код објекта компатибилан са језгром ДСП56000
● Веома паралелан скуп инструкција
● Дата аритметичко-логичка јединица (АЛУ)
- Потпуно цевоводни 24 к 24-битни паралелни множитељ-акумулатор
- 56-битни паралелни мењач (брзо померање и нормализација; генерисање и рашчлањивање битова)
- Условна АЛУ упутства
- 24-битна или 16-битна аритметичка подршка под контролом софтвера
● Програмска контролна јединица (ПЦУ)
- Подршка код независног од положаја (ПИЦ).
- Режими адресирања оптимизовани за ДСП апликације (укључујући тренутна померања)
- Контролор кеша инструкција на чипу
- Хардверски стог за проширење меморије на чипу
- Угнежђене хардверске ДО петље
- Брзи прекиди аутоматског повратка
● Директан приступ меморији (ДМА)
- Шест ДМА канала који подржавају интерне и екстерне приступе
- Једно-, дво- и тродимензионални трансфери (укључујући кружно баферовање)
- прекиди преноса на крају блока
- Окидање са прекидних линија и свих периферних уређаја
● Петља са блокадом фазе (ПЛЛ)
- Омогућава промену фактора поделе ниске снаге (ДФ) без губитка закључавања
- Излазни сат са елиминацијом искривљености
● Подршка за отклањање грешака у хардверу
- Модул емулације на чипу (на ЦЕ).
– Приступни порт за тестирање (ТАП) заједничке тест акционе групе (ЈТАГ)
- Режим праћења адресе одражава интерне приступе РАМ-у програма на екстерном порту